Zajímalo by mě, jak se zaváděcí kondenzátor Cbst v následujícím příkladu nabíjí až do Vcc + Vin?
https://www.homemade-circuits.com/wp-content/uploads/2019/04/bootstrapping.jpg
Podle mého chápání během hodiny vstup, který zapíná MOSFET na nízké straně, Cbst se nabíjí na Vcc přes Dbst, během dalších hodin se MOSFET na nízké straně vypne a MOSFET na vysoké straně se začne zapínat přes Vcc přes emitor vyrovnávací paměti NPN. To umožňuje, aby se odtokové napětí dostalo ke zdroji mosfetu, který současně prochází Cbst přes vyrovnávací paměť NPN k bráně mosfetu. Když k tomu dojde, uložený Vcc uvnitř Cbst přichází do série s okamžitým zdrojovým napětím MOSFETu a společně provádějí Vcc + Vin pro zapnutí MOSFETu na vysoké straně.
Krátké objasnění toho bude velmi oceněno !
Komentáře
- Rozumíte! Jediným vysvětlením, které bych učinil, je to, že horní N-FET nezajímá ' opravdu absolutní napětí brány, aby se mohl zapnout nebo vypnout. Zajímá se pouze o Vgs (rozdíl napětí mezi hradlem a zdrojem). Protože CBst je přímo připojen ke zdroji FET, pomyslete na to, že VCC uložené v CBst se použije na Vgs FET, když se NPN zapne.
- Děkujeme za vaši odpověď, předpokládejme, že je vypouštěcí napětí je 110 V a Vcc = 12V, co se stane? MOSFET rozhodně nebude vést 110V pouze s 12V Vgs!
- Vg by bylo ~ 122V (po zapnutí FET), ale Vgs (Vg-Vs) by stále bylo ~ 12V. Hnací obvod brány sedí na vrcholu vs. V tomto případě může být obvod řazení úrovní trochu složitější. Má to smysl?
- Ano, vím, že by to bylo 122 V, ale jak to probíhá, jak se 110 a 12 dostanou do série, že ' s moje otázka?
- Těsně před zapnutím horního FET bude Vs v nějakém přechodném stavu, takže horní napětí kondenzátoru bude jakékoli, ať už je přechodné napětí plus 12V. Když se NPN zapne, 12 V na CBst se aplikuje přímo na Vgs FET, což se následně zapne. Hned po zapnutí horního FET se chová jako sepnutý spínač, proto Vs = Vd = Vin = 110V. Protože CBst sedí na vrcholu Vs, napětí na kladné straně CBst bude 110V + 12V = 122V. Doufám, že to teď dává smysl.
Odpověď
\ $ V_B \ $ , je napájecí napětí požadované pro dvojité N-kanálové přepínače polovičního můstku. Strana s vysokým výstupem (HO) Nch FET potřebuje k aktivaci RdsOn hradlové napětí vyšší než Vdd. Toto napětí generuje z nabíjecího čerpadla pomocí vysokofrekvenčních pulzů PWM na straně LO. Cbootová čepička AC spojuje tento signál, poté je katoda upnuta na Vdd tak, že pulzy nyní jezdí nad Vdd. Interně v IC jsou poté usměrněny interní diodou Anoda a malou vnitřní kapacitou, aby se vytvořily impulsy HO + ve.
Plusové pulsy výboje proudu jsou níže zobrazeny modře až Q1, zatímco -ve nabíjecí impulsy jsou staženy dolů Q2 na 0V. 
Další podrobnosti Ref: https://www.onsemi.com/pub/Collateral/AN-6076.pdf.pdf
- Můj odhad Cb je> 5x Ciss Q1, ale existují složitější výpočty ideál.
- Je také důležité, aby Q2 měla dobrou diodovou svorku na 0 V, aby se zabránilo zatížení pulzů na výstupu Vs, aby nestáhla zesilovací napětí Vs. K tomu může dojít při nadměrné efektivní sériové indukčnosti (ESL) zdroje Q2 vůči pozemnímu uspořádání.
Komentáře
- Děkujeme vám za odpověď Chtěl jsem odpověď na základě diagramu, který jsem poskytl, protože nezávisí na žádném specializovaném ovladači IC
- Poznámka: schéma je pouze logické spojení a nikdy nesmí vypadat jako velká indukční smyčka, jak je znázorněno. Dráhy cesty musí být co nejkratší, aby ohraničovaly nejmenší plochu. z důvodů EMC.
- Snažím se sledovat váš diagram, ale stále nemohu přijít na to, jak se odtokové napětí sčítá s Vcc, aby se stalo Vcc + Vd?