Wie funktioniert der Bootstrapping-Kondensator in diesem Diagramm?

Ich bin gespannt, wie sich der Bootstrap-Kondensator Cbst im folgenden Beispiel auf Vcc + Vin auflädt.

https://www.homemade-circuits.com/wp-content/uploads/2019/04/bootstrapping.jpg

Nach meinem Verständnis während der Uhr Eingang, der den Low-Side-Mosfet einschaltet, der Cbst wird über Dbst mit Vcc aufgeladen, während des nächsten Takts schaltet sich der Low-Side-Mosfet aus und der High-Side-Mosfet beginnt über Vcc über den Emitter des NPN-Puffers einzuschalten. Dadurch kann die Drain-Spannung die Source des Mosfets erreichen, die gleichzeitig über den NPN-Puffer durch Cbst zum Mosfet-Gate gelangt. In diesem Fall wird der in Cbst gespeicherte Vcc in Reihe mit der momentanen Mosfet-Quellenspannung geschaltet, und zusammen führen sie den Vcc + Vin zum Einschalten des High-Side-Mosfet aus.

Eine kurze Erläuterung hierzu wird sehr geschätzt !

Kommentare

  • Du hast es verstanden! Die einzige Klarstellung, die ich machen möchte, ist, dass der obere N-FET ' sich nicht wirklich um die absolute Spannung des Gates kümmert, um ein- oder auszuschalten. Es geht nur um Vgs (Spannungsdifferenz zwischen Gate und Source). Da CBst direkt an der Quelle des FET angeschlossen ist, stellen Sie sich vor, dass der in CBst gespeicherte VCC beim Einschalten des NPN auf die Vgs des FET angewendet wird.
  • Vielen Dank für Ihre Antwort, nehmen Sie die Drain-Spannung an ist 110V und Vcc = 12V, was passiert dann? Auf jeden Fall leitet der Mosfet die 110 V nicht nur mit 12 V Vgs!
  • Vg wäre ~ 122 V (nach dem Einschalten des FET), aber Vgs (Vg-Vs) wäre immer noch ~ 12 V. Die Gate-Treiberschaltung befindet sich oben auf Vs. Die Pegelumsetzerschaltung kann in diesem Fall etwas schwierig werden. Ist das sinnvoll?
  • Ja, ich weiß, es wären 122 V, aber wie läuft das ab, wie werden die 110 und 12 in Reihe geschaltet, das ' s Meine Frage?
  • Kurz bevor sich der obere FET einschaltet, befindet sich Vs in einer Art Übergang, sodass die obere Spannung des Kondensators unabhängig von der Übergangsspannung plus 12 V ist. Wenn der NPN eingeschaltet wird, werden die 12 V an CBst direkt an Vgs des FET angelegt, was sich infolgedessen einschaltet. Unmittelbar nach dem Einschalten des oberen FET wirkt er wie ein geschlossener Schalter, daher ist Vs = Vd = Vin = 110 V. Da CBst auf Vs liegt, beträgt die Spannung an der positiven Seite von CBst 110 V + 12 V = 122 V. Ich hoffe, es macht jetzt Sinn.

Antwort

\ $ V_B \ $ ist die Boost-Spannung, die für zwei N-Kanal-Halbbrückenschalter erforderlich ist. Der hochausgangsseitige (HO) Nch-FET benötigt eine Gate-Spannung höher als Vdd, um RdsOn zu aktivieren. Diese Spannung wird von einer Ladungspumpe unter Verwendung der LO-seitigen PWM-Hochfrequenzimpulse erzeugt. Die Cboot-Kappe AC koppelt dieses Signal und wird dann mit einer Kathode an Vdd geklemmt, so dass die Impulse nun über Vdd laufen. Innerhalb des IC werden sie dann durch eine interne Diodenanode und eine kleine interne Kapazität gleichgerichtet, um HO + ve-Impulse zu erzeugen.

Die + ve Stromentladungsimpulse sind unten in Blau bis Q1 dargestellt, während die -ve Ladungsimpulse werden von Q2 auf 0 V heruntergezogen. Geben Sie hier die Bildbeschreibung ein.

Weitere Details Ref: https://www.onsemi.com/pub/Collateral/AN-6076.pdf.pdf

  • Meine Schätzung von Cb ist> 5x die Ciss von Q1, aber es gibt komplexere Berechnungen von Ideal.
  • Es ist auch wichtig, dass Q2 eine gute Diodenklemme auf 0 V hat, um zu verhindern, dass -ve Impulse am Ausgang Vs geladen werden, damit die Boost-Spannung Vs. Dies kann durch eine übermäßige effektive Serieninduktivität (ESL) der Q2-Quelle zum Erdungslayout auftreten.

Kommentare

  • Vielen Dank für Ihre Antwort Ich wollte die Antwort basierend auf dem Diagramm, das ich bereitgestellt habe, da sie nicht von einem speziellen Treiber-IC abhängt.
  • Hinweis: Der Schaltplan ist nur eine logische Verbindung und darf niemals wie gezeigt wie eine große induktive Schleife aussehen. Die Pfadlängen müssen so kurz wie möglich sein, um den kleinsten Bereich einzuschließen. aus EMV-Gründen.
  • Ich versuche, Ihrem Diagramm zu folgen, kann aber immer noch nicht herausfinden, wie sich die Drain-Spannung mit Vcc zu Vcc + Vd addiert?

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert.