LTSpiceで共通ドレインアンプをシミュレートしようとしています。これを使用して入力電圧を上下にシフトできます。しきい値電圧（PMOSまたはNMOSの構成に応じて\ $ V_ {IN} + V_ {TH} \ $または\ $ V_ {IN} -V_ {TH} \ $）。PMOSのバルク端子はに接続する必要があります。トランジスタが逆バイアスで動作するには、NMOSバルク端子を最も負のレールに接続する必要があります。これにより、電流と\ $ V_ {TH} \ $を制御できます。
私の質問バルク端子の接続を変えることでスレッショルド電圧を調整することは可能でしょうか？それともこれは悪い習慣ですか？
回答
ソースがボディ端子に接続されていない場合、しきい値電圧を上げることができます。しきい値電圧は
$$ V_T = V_ {T0} + \ gamma \ sqrt {2 \ phi + V_ {SB}}-\ gamma \ sqrt {2 \ phi} $$
ここで、\ $ V_ {T0} \ $は、次の場合のしきい値電圧です。ソースからボディへの\ $ V_ {SB} = 0 \ $、および\ $ \ gamma \ $と\ $ \ phi \ $はデバイスパラメータです。ボディも同様にNMOSソースがグランドに接続されている場合、\ $ V_ {SB} = 0 \ $および\ $ V_T \ $が最小化されます（これはPMOSの同様の引数です）。
したがって、はい、NMOS本体を負の電源に接続せず、PMOS本体を正の電源に接続しないことで、しきい値電圧を調整することができます。
ただし、これは通常、意図的に行われるわけではありません。 \ $ V_T \ $を最小化するために-たとえば、これにより、より低い電源電圧を使用できるようになります。
ボディ効果は、電圧ゲインを下げます。ボディ効果がない場合、一般的なドレインアンプの無負荷電圧ゲインは
$$ \ frac {v_o} {v_i} = \ frac {g_m} {g_m + \ frac {1} {r_o || r_ {oc}}} \ approx 1 $$
ここで、近似では抵抗が大きいと想定しています。ただし、ボディ効果を使用すると、無負荷電圧ゲインは削減：
$$ \ frac {v_o} {v_i} = \ frac {g_m} {g_m + g_ {mb} + \ frac {1} {r_o || r_ {oc}}} \ approx \ frac { g_m} {g_m + g_ {mb}} < 1 $$
コメント
- Hey Null 、詳細な回答ありがとうございます！ 1つの質問ですが、このゲインの低下を何らかの形で補うことは可能でしょうか？多分ある種の回路？ 'これを単一電源バッファのレベルシフターとして使用したいので（入力を0.5v + Vinでシフトアップし、Vout-0.5vで出力をシフトダウン）
- @oreee正確に\ $ 0.5 \ $ Vのレベルシフトが必要ですか？そうでない場合は、複数の共通ドレインステージを使用して、合計レベルシフトが\ $ > 0.5 \ $ Vになるようにすることができます。正確に\ $ 0.5 \ $ Vが必要な場合でも、ボディエフェクトを使用して合計シフトを\ $ \約0.5 \ $ Vに調整する1つのステージで複数のステージを使用できます。
- @Null：Iこの質問は古いことを知っていますが、私はそれのために行きます。それで、バルクとソースが一緒に接続されている場合、ボディ効果は発生しませんか？ソースとバルクがピンを分離している場合のみ？
- ソースとバルクを接続すると、ソース-バルク電圧がゼロになります-これにより、ボディへの影響がなくなります。 2つの端子の間に何らかの違いがあると、この現象が発生します。