バイトアドレス指定可能とワードアドレス指定可能

バイトアドレス指定とワードアドレス指定の違いを理解しようとしています。

16 KBの容量を持つ4ウェイセットアソシアティブキャッシュメモリユニットは、8ワードのブロックサイズを使用して構築されます。ワード長は32ビットです。物理アドレス空間のサイズは4GBです。

キャッシュ内のセット数 $ =（16 * 1024）/（4 * 8 * 4） = 2 ^ 7 $

ワードアドレッシングが使用されている場合：

ブロックオフセット $ = 3 \ビット$

PASは $ 4 \ GB $ であるため、アドレスの総数= $ 2 ^ {32} / 2 ^ 2 = 2 ^ {30} $

つまり、合計アドレスビット $ = 30 \ビット$

アドレス構造：

タグビット： $ 20 \ビット$
セットビット： $ 7 \ビット$
ブロックオフセットビット： $ 3 \ビット$

ここで、CPUがにアクセスしたいとします。特定の単語の3番目のバイト。

1. キャッシュコントローラーは、 $ 7 \ bits $ セットフィールドを使用してセットにインデックスを付けます。次に、上位の $ 20 \ bits $ タグフィールドをすべての<セット内のspanclass = "math-container"> $ 4 $ ブロック。一致するものが見つかった場合、キャッシュヒットが発生し、下位の $ 3 \ bits $ ブロックオフセットが発生して、単語の1つが $ 8 $ ワード。次に、CPUはワードから3番目のバイトを抽出し、操作を実行します。
2. タグが一致しない場合、キャッシュミスが発生し、メモリ読み取り信号が送信されます。参照の空間的局所性により、ワードはキャッシュに転送されます。

CPUがバイトアドレス指定可能の場合：

合計アドレスビット $ = 32 $

アドレス構造：タグビット： $ 20 \ビット$
セットビット： $ 7 \ビット$
ブロックオフセットビット： $ 5 \ビット$

CPUがの3番目のバイトにアクセスする場合ワード：

1. ワードアドレス可能のステップ1と同じですが、CPUは、下位の $ 2 \を使用して、ワードの3番目のバイトを直接アドレス指定できるようになりました。ビット$ バイトオフセット。ただし、どうなるか混乱しています。CPUレジスタの幅はワードアドレスと同じように1ワードなので、ブロック内の8ワードのうち1ワードがレジスタに転送されます。ここでは「バイト抽出」ステップの方が簡単ですか？実際にワードをアドレス指定しているのに、なぜバイトアドレス指定と呼ぶのですか？
2. ワードアドレス指定のステップ2と同じです。データのブロックが転送されます。キャッシュミスの場合のメモリからキャッシュへ。

また、この回答は、物理メモリは常にバイトであることを示していますさて、メモリのアドレス可能性とCPUアーキテクチャのアドレス可能性の違いは何ですか？