입력 전압을 높이거나 낮추는 데 사용할 수있는 LTSpice의 공통 드레인 증폭기를 시뮬레이션하려고합니다. 임계 전압 (\ $ V_ {IN} + V_ {TH} \ $ 또는 \ $ V_ {IN} -V_ {TH} \ $, PMOS 또는 NMOS 구성에 따라 다름) PMOS의 벌크 단자는 NMOS 벌크 터미널은 트랜지스터가 역 바이어스에서 작동하기 위해 가장 네거티브 레일에 연결되어야하므로 전류 흐름 및 \ $ V_ {TH} \ $를 제어 할 수 있습니다.
내 질문 즉, 벌크 터미널의 연결을 변경하여 임계 전압을 조정할 수 있습니까? 아니면 이것이 나쁜 습관입니까?
답변
소스가 본체 단자에 연결되지 않은 경우 임계 전압을 높일 수 있습니다. 임계 전압은 다음과 같습니다.
$$ V_T = V_ {T0} + \ gamma \ sqrt {2 \ phi + V_ {SB}}-\ gamma \ sqrt {2 \ phi} $$
여기서 \ $ V_ {T0} \ $는 소스-바디 \ $ V_ {SB} = 0 \ $, \ $ \ gamma \ $ 및 \ $ \ phi \ $는 장치 매개 변수입니다. NMOS 소스가 접지에 연결되고 본체도 연결되면 \ $ V_ {SB} = 0 \ $ 및 \ $ V_T \ $가 최소화됩니다 ( “PMOS에 대한 유사한 인수).
따라서 네, NMOS 본체를 음극 전원에 연결하고 PMOS 본체를 양극 전원에 연결하지 않음으로써 임계 전압을 조정할 수 있습니다.
하지만 이는 일반적으로 의도적으로 수행되지 않습니다. 일반적으로 원하는 경우 \ $ V_T \ $를 최소화하려면-예를 들어 낮은 공급 전압을 사용할 수 있습니다.
본체 효과는 전압 이득을 낮 춥니 다 . 본체 효과없이 공통 드레인 증폭기의 무부하 전압 이득은 다음과 같습니다.
$$ \ frac {v_o} {v_i} = \ frac {g_m} {g_m + \ frac {1} {r_o || r_ {oc}}} \ approx 1 $$
여기서 근사치는 저항이 크다고 가정합니다. 그러나 신체 효과로 인해 무부하 전압 이득은 다음과 같습니다. 축소 :
$$ \ frac {v_o} {v_i} = \ frac {g_m} {g_m + g_ {mb} + \ frac {1} {r_o || r_ {oc}}} \ 대략 \ frac { g_m} {g_m + g_ {mb}} < 1 $$
댓글
- Hey Null , 자세한 답변에 감사드립니다! 한 가지 질문, 어떻게 든 이러한 이득 감소를 보상 할 수 있습니까? 일종의 회로일까요? 나는 ' 이것을 단일 공급 버퍼에 대한 레벨 시프터로 사용하고 싶기 때문에 (입력을 0.5v + Vin으로 시프트하고 출력을 Vout-0.5v로 시프트)
- @oreee 정확히 \ $ 0.5 \ $ V의 레벨 이동이 필요합니까? 그렇지 않은 경우 여러 개의 공통 배수 단계를 사용하여 결합 된 레벨 이동이 \ $ > 0.5 \ $ V가되도록 할 수 있습니다. 정확히 \ $ 0.5 \ $ V가 필요한 경우에도 바디 효과를 사용하는 한 단계에서 여러 단계를 사용하여 총 시프트를 \ $ \ approx 0.5 \ $ V로 조정할 수 있습니다.
- @Null : I 이 질문이 오래되었다는 것을 알지만 나는 그것을 할 것입니다. 그렇다면 벌크와 소스가 함께 연결되면 신체 효과가 발생할 수 없습니까? 소스와 벌크가 분리 된 핀이있는 경우에만?
- 소스와 벌크를 연결하면 소스 벌크 전압이 0이됩니다. 이렇게하면 신체 효과가 없습니다. 두 터미널 사이에 어떤 종류의 차이도이 현상을 일으 킵니다.