이 SR 래치는 어떻게 작동합니까?

리셋 핀이 높아지면 출력이 0이됩니다.

Set pin이 high가되면 출력이 1이됩니다.

이것은 단일 비트 메모리 역할을하는 SR (Set-Reset) -Flip Flop의 기능입니다. “. 첫 번째 다이어그램에서 볼 수 있듯이 상호 연결된 게이트로 인해 출력을 래치합니다.

입력이 변경되지 않으면 출력에 아무 일도 일어나지 않습니다. 두 입력이 동시에 LOW 상태로 변경되면 불량 / 이상한 일이 발생합니다. 이러한 회로로 설계된 회로는 S와 R에 0이 동시에 입력되는 레이스 조건이나 클럭 (클럭 된 SR 플립 플롭 인 경우) / 게이트 지연을 피하기 위해 신중한 조치를 취하지 않으면 이상한 영향을 미칠 수 있습니다.

진실 NOR 게이트의 테이블은 SR Flip Flop의 두 부분이 상호 작용하는 방식을 보여주기 때문에 중요합니다. NOR 게이트의 출력은 서로의 입력에 공급되어 출력의 래칭 효과를 제공합니다.

원하는 경우 S 및 R 입력을 동시에 HIGH로 설정할 수 있지만 “Q 및 NOT Q”출력의 디지털 이론에 맞지 않기 때문에 일반적으로 허용되지 않습니다. 진리표에서 “불법”이라고 불립니다.

NOR 게이트의 게이트 지연으로 인해 두 입력이 모두 이전에 높았다면 두 입력이 모두 낮게 설정되면 나쁜 일이 발생합니다. 회로의 피드백으로 인한 출력입니다.

여기 및 여기

댓글

• @hoangnnm 각 NOR 게이트의 Q는 다른 NOR의 입력에 연결됩니다. 게이트, 즉 하나의 ' 상태가 다른 하나의 상태에 영향을 ' 의미합니다.이 입력 / 출력 교차의 결과는 래칭을 제공합니다. ON 출력 또는 래칭 OFF 출력이며 S 또는 R 핀이 적절하게 설정된 경우에만 상태가 변경됩니다.
• @hoangnnm 래치의 출력은 초기 조건에서 정의되지 않습니다. 래치의 출력은 S 핀이 하이로 구동 될 때 하이가됩니다. 출력 Q는 변경되지 않는 한 영원히 높게 유지됩니다. R 핀이 하이로 구동되면 출력이 0이됩니다. 출력은 변경되지 않는 한 영원히 0으로 유지됩니다. 두 핀이 동시에 하이로 구동되면 정의되지 않은 논리 출력 (양쪽으로 갈 수 있음)입니다. 이렇게하면 기기가 " 래치 "로 작동 할 수 있으며, 설정시 재설정 될 때까지 그대로 유지됩니다. 출력이 이미 0이면 R 핀을 하이로 설정해도 아무 작업도 수행되지 않습니다. S 핀 및 출력과 동일
• @hoangnnm 각 NOR 게이트에는 ' 자체 Q 값이 있지만 최종 SR 래치를 보면 전체 Q가 있습니다. 값 (출력). Q는 단순히 장치에 입력을 적용하는 방법에 따라 설정되거나 재설정됩니다.
• @KyranF : OR 래치의 두 입력이 모두 하이로 구동되면 두 출력 모두 낮게 유지되고 한동안 낮게 유지됩니다. 두 입력이 모두 높으므로 출력이 정의되지 않고 ' 명확하게 정의됩니다.
• 게이트 지연, 불완전한 타이밍, SR 래치에 NOR 게이트에 4 개의 입력이 있다는 사실은 이것이 실제로 발생하지 않음을 의미합니다. @EMfields

몇 가지 배경 …

아래 그래픽을 보면 아래쪽 이미지는 기존의 양의 참 NOR 게이트에 대한 논리 기호를 보여주고 위쪽 이미지는 그에 대한 기호를 보여줍니다. 소위 DeMorgan 등가물, 음의 참 AND.

진리표는 그것들이 동등하다는 것을 보여줍니다. 논리적으로, 그리고 그들과 연관시키는 쉬운 방법은 위쪽 게이트의 직선 입력 부분이 “AND”를 나타내고 아래쪽 게이트의 곡선이 “OR”을 나타내는 것으로 생각하는 것입니다.

이렇게하면 위쪽 게이트가 AND이고 두 개의 거품이 입력으로 표시되므로 “두 개의 0이 1을 만듭니다”라고 표시되고 아래쪽 게이트는 NOR이됩니다. ” 누구든지 0이됩니다. ”

지금, 전투 속으로 :

여기 “NOR 래치 및 진리표 :

NOR 쌍의 입력 및 출력 상태를 살펴 봅니다. 래치로 구성하면 다음과 같습니다.

여기서 “A”는 기본 래치이고 빨간색은 논리가 높고 파란색은 논리가 낮음을 나타냅니다.

“B”를 참조하고 NOR의 진리표를 살펴보면 R이 높으면 (논리 1) 상태에 관계없이 U1-2, Q는 낮아야합니다 .

U2의 경우도 마찬가지입니다. R과 S가 모두 높게 유지되는 경우 Q와 notQ는 반드시 강제로 낮게 유지해야하며 따라서 안정적입니다. R, S, 또는 둘 다 상태를 변경합니다.

U1에 해당하는 DeMorgan을 사용하여 래치를 재구성하면 “C”가되고 U1-1 (R) 및 U2-2 (S)는 여전히 높게 유지되므로 U1-3 (Q)와 U2-3 (notQ)는 둘 다 낮게 유지되므로 논리적으로 변경된 것은 없습니다.

“D”에서 이제 U1-1을 로우로 설정하고 U2-2를 하이로 남겨두면 Q를 하이로 구동하고 래치를 설정합니다. U1의 입력은 이제 모두 로우이므로 출력은 U2-2가 무엇을하든 래치가 SET 상태를 유지하도록 U2-1을 높게하고 U2-1을 높입니다.

“E”에서 U2-2는 낮아 지지만 U2-1이 높기 때문에 래치가 유지됩니다. 세트. “R”과 “S”가 모두 낮고 래치가 SET 인 경우 래치가 안정적이며 대기 상태 중 하나에 있습니다.

“F”에서 “R”은 “Q”를 낮게 설정하고 “S”가 이미 낮기 때문에 U2-1이 낮 으면 Q가 높지 않고 래치를 재설정하고 U1-2를 높게 설정하여 “R”상태를 중요하지 않게 만듭니다.

“G”에서 “R”은 정지 상태 ( “R”과 “S”가 모두 낮음)로 돌아 왔고 래치는 RESET 상태에서 안정적입니다. “R”과 “S”모두 낮음) “S”가 “D”에서와 같이 다시 설정되기를 기다리고 있습니다.

두 가지주의 사항 :

1 ) 래치의 입력이 플로팅되지 않고 명시 적으로 초기화되지 않은 상태에서 전원이 공급되면 SET 또는 RESET 또는 두 출력이 모두 낮거나 일시적으로 높을 수 있지만 불안정한 상태를 분류하고 입력이 지시하는대로 조정하십시오.

2) 두 입력이 두 출력을 모두 낮게 구동 할 수있을만큼 충분히 오랫동안 높게 설정되고 두 입력이 동시에 낮게 설정되는 경우 위의 래치의 진리표에서 볼 수 있듯이 래치가 SET 또는 RESET 상태로 안정 될지 여부는 결정되지 않습니다.

댓글

• 감사합니다. 이것은 매우 유익한 정보입니다. 때때로 완전히 이해하기 위해 저에게 알려주십시오. ' 최대한 빨리 연락 드리겠습니다!

EE 배경이없는 개인으로서 저는 “이 게시물을 올릴 때 " 매우 유사한 " 주제를 찾았지만”전혀 이해할 수 없습니다. “라는 불만을 진심으로 이해합니다. 저도 같은 배를 타고 있었어요! 엔지니어가 아닌 사람들에게 더 이해하기 쉬운 설명이 있어야한다고 믿으 신 것입니다. 텍스트보다 비디오를 선호하는 경우 래치의 본질을 설명하는 10 분 동영상이 있습니다. 메모리 단위로 작동하는 이유 : https://youtu.be/JavcdC_msts

비결은 진실에서 멀어지는 데 있습니다. -물리적 구성 요소에서 접근하는 논리 게이트를 통한 테이블 : 트랜지스터-전기 제어 스위치. 고전압을 적용하면 b ecome 도체, 저전압을 적용하면 절연체입니다. 다른 유형의 트랜지스터가 있지만 간단하게하기 위해 고전압 입력-> 도체, 저전압 입력-> insulator.

두 스위치를 연결하는 방법은 두 가지뿐입니다. NAND, AND 게이트로 서로 연결하거나 NOR, OR 게이트로 전원 라인에 독립적으로 연결하는 것 :

NAND와 AND, NOR과 OR를 구별하는 것은 출력을 가져올 위치입니다. 전압 끝 또는 접지, 저항 전후. 예를 들어 NOR 게이트는 자연스럽게 고전압 끝과 저항 아래에서 출력되므로 두 트랜지스터가 모두 꺼지면 출력이 고전압 끝에 연결되어 높은 값 또는 1을 표시합니다. 트랜지스터가 도통 중이면 출력이 저전압 끝에 연결되어 낮음 또는 0을 표시합니다.

이러한 물리적 연결을 염두에두고 진리표없이 진행하는 것은 매우 쉽습니다. 래치 구조의 문제는 두 개의 논리 게이트가 서로 공급되므로 외부에서 제어 할 수있는 입력이 두 개뿐이라는 것입니다. 따라서 진리표에서 시작하면 닭고기와 계란 문제가 발생합니다. 입력을 알기 위해서는 입력에서 나오는 출력을 알아야합니다….

하지만 거기에는 두 가지 유형의 입력이 있습니다. 다른 입력이 무엇인지 무시할 수 있도록 자체적으로 출력을 완전히 결정할 수있는 입력입니다. NOR 게이트의 경우 출력은 두 경로 중 하나에 의해 결정되며 하나가 전도되는 한 출력이 결정됩니다. 따라서 고전압은 NOR 게이트의 출력을 결정하기에 충분합니다.

이것은 우리가 래치 구조에 접근하기위한 명확한 방향을 가능하게합니다 : 입력 쌍이 (1,0) 또는 (0,1)이든, 항상 1쪽에서 시작합니다. 명확한 출력을 강제하기 때문입니다. 예를 들어 (높음, 낮음) 또는 (1,0) :

(1,0)이 (0, 1)로 전환되면 위의 단계는 단순히 위치를 전환합니다.

4 단계에서 왜를 남겼습니다. 이런 식으로 피드백을 원하면 나중에 볼 수 있듯이 약간 저장하는 데 도움이됩니다.

두 게이트에 (0,0) 또는 (low, low)를 공급하면 두 개의 게이트가 있습니다. 가능성 :

NOR 때문 게이트는 자연스럽게 높은 전압을 출력하기 때문에 자연스럽게 고전압 끝에 연결되므로 두 출력 모두 다른 게이트의 입력 측으로 이동하므로 동시에 두 게이트에 도달 할 것이라는 보장은 없습니다. 어느 쪽이든 더 빨리 이동하면 다른 게이트의 출력이 차단됩니다! 이것이 (0,0)이 불안정한 이유입니다. 따라서 NOR 래치를 메모리 장치로 사용하려면 불안정한 케이스가 나타나지 않도록해야합니다. 트릭은 두 개의 제어 게이트를 래치에 연결하는 것입니다.

이렇게하면 입력이 높든 낮든 항상 출력 측으로 전달할 수 있으므로 제어가 켜져있을 때 항상 데이터를 쓸 수 있습니다. 피드백은 제어 기능을 끌 때 데이터를 잠글 준비를하는 것입니다! 데이터를 저장하려면 출력에 영향을 미치는 입력 변경을 차단해야합니다. 제어를 해제하면됩니다.

그러므로 ( 1,0) 또는 (0,1)은 (0,0) 케이스로 전환됩니다. 왜 (0,0)이 변경되지 않은 결과를 가져 오는지 알 수 있습니다. 한 쪽에서 만 신호가 높음에서 낮음으로 변경되는 것을 볼 수 있기 때문입니다. 루프를 유지하기위한 백업이 있으므로 중요하지 않습니다! 한 입력이 낮 으면 AND 게이트가 낮게 출력되므로 입력을 능가합니다. 그러나 입력 변경이 출력에 영향을 미치지 않도록 지금은 영향을주지 않습니다.

댓글

• 복사 한 그래픽의 원본 소스에 대한 링크 또는 인용을 제공하세요. 귀하의 답변입니다. 제작자가 크레딧을 받는지 확인해야합니다.
• 댓글을 보내 주셔서 감사합니다. 인용 할 필요가없는 원래 제작자입니다.
• 예, 다음과 같은 경우 당신은 창작자입니다. 인용 할 필요는 없지만 그림에 감사드립니다.
• @ShawLee 답변 해 주셔서 감사합니다. 6 년이 지났고 이와 관련된 모든 질문 (하나님 감사합니다). 솔직히 지금은 아무것도 기억하지 않습니다. '. 다른 사람이 도움이되기를 바랍니다. 다시 한 번 감사드립니다. 이 훌륭한 답변을 제공해야했던 모든 문제에 대해 좋은 하루 되세요!