Ik ben benieuwd hoe de bootstrap-condensator Cbst in het volgende voorbeeld oplaadt tot Vcc + Vin?
https://www.homemade-circuits.com/wp-content/uploads/2019/04/bootstrapping.jpg
Volgens mijn begrip, tijdens de klok ingang die de lage kant mosfet AAN zet, de Cbst wordt opgeladen bij Vcc via Dbst, tijdens de volgende klok wordt de lage kant mosfet uitgeschakeld en de hoge kant mosfet begint AAN te schakelen via Vcc via de emitter van de NPN-buffer. Hierdoor kan de afvoerspanning de bron van de mosfet bereiken die gelijktijdig door Cbst gaat via de NPN-buffer naar de mosfet-poort. Wanneer dit gebeurt, komt de opgeslagen Vcc in Cbst in serie met de momentane mosfet-bronspanning, en samen voeren ze de Vcc + Vin uit om de high-side mosfet aan te zetten.
Een korte verduidelijking hiervan zal zeer op prijs worden gesteld. !
Reacties
- Je begrijpt het! De enige verduidelijking die ik zou willen maken, is dat de bovenste N-FET ' niet echt geeft om de absolute spanning van de poort om in of uit te schakelen. Het geeft alleen om Vgs (spanningsverschil tussen poort en bron). Omdat CBst direct is aangesloten op de bron van de FET, denk maar aan de VCC die is opgeslagen in CBst en wordt toegepast op de Vgs van de FET wanneer de NPN wordt ingeschakeld.
- Bedankt voor uw antwoord, stel dat de afvoerspanning is 110V en Vcc = 12V, wat gebeurt er dan? Zeker, de mosfet zal de 110V niet geleiden met alleen 12V Vgs!
- Vg zou ~ 122V zijn (nadat de FET is ingeschakeld), maar Vgs (Vg-Vs) zou nog steeds ~ 12V zijn. Het stuurcircuit van de poort zit bovenop Vs. Het level shifter-circuit kan in dit geval een beetje lastig worden. Klopt het?
- Ja, ik weet dat het 122V zou zijn, maar hoe vindt dat plaats, hoe komen de 110 en 12 in serie, dat ' s mijn vraag?
- Net voordat de bovenste FET wordt ingeschakeld, zal Vs in een soort van transiënt zijn, dus de topspanning van de condensator is ongeacht de transiënte spanning plus 12V. Wanneer de NPN wordt ingeschakeld, wordt de 12 V op CBst rechtstreeks toegepast op Vgs van de FET, die als gevolg daarvan wordt ingeschakeld. Direct nadat de bovenste FET is ingeschakeld, gedraagt deze zich als een gesloten schakelaar, dus Vs = Vd = Vin = 110V. Omdat CBst bovenop Vs zit, is de spanning aan de positieve kant van CBst 110V + 12V = 122V. Ik hoop dat het nu logisch is.
Antwoord
\ $ V_B \ $ is de boostspanning die nodig is voor dubbele N-kanaals halfbrugschakelaars. De hoge outputzijde, (HO) Nch FET, heeft een poortspanning nodig die hoger is dan Vdd om RdsOn te activeren. Het genereert deze spanning van een ladingspomp met behulp van de LO-zijde PWM hoogfrequente pulsen. De Cboot cap AC koppelt dit signaal en wordt vervolgens kathode geklemd op Vdd zodat de pulsen nu boven Vdd rijden. Intern in de IC worden ze vervolgens gelijkgericht door een interne diode Anode en een kleine interne capaciteit om HO + ve pulsen te creëren.
De + ve huidige ontladingspulsen worden in blauw weergegeven tot Q1 hieronder, terwijl de -ve laadpulsen worden met Q2 naar 0V verlaagd. 
Meer details Ref: https://www.onsemi.com/pub/Collateral/AN-6076.pdf.pdf
- Mijn schatting van Cb is> 5x de Ciss van Q1, maar er zijn meer complexe berekeningen van ideaal.
- Het is ook van cruciaal belang dat Q2 een goede diodeklem heeft naar 0V om te voorkomen dat pulsen op uitgang Vs worden geladen, zodat het de boostspanning Vs. niet omlaag trekt. Dit kan gebeuren door overmatige effectieve serie-inductantie (ESL) van Q2-indeling van bron naar grond.
Opmerkingen
- Maar bedankt voor het antwoorden Ik wilde het antwoord op basis van het diagram dat ik heb verstrekt, omdat het niet afhankelijk is van een gespecialiseerd stuurprogramma-IC.
- Opmerking: het schema is slechts een logische verbinding en mag er nooit uitzien als een grote inductieve lus zoals weergegeven. Padlengtes moeten zo kort mogelijk zijn om het kleinste gebied te omsluiten. om EMC-redenen.
- Ik probeer je diagram te volgen, maar kan nog steeds niet achterhalen hoe de afvoerspanning samen met Vcc Vcc + Vd wordt?