Sono curioso di sapere come il condensatore di bootstrap Cbst nellesempio seguente si carica fino a Vcc + Vin?
https://www.homemade-circuits.com/wp-content/uploads/2019/04/bootstrapping.jpg
Secondo la mia comprensione, durante il tempo ingresso che attiva il mosfet lato basso, il Cbst viene caricato a Vcc tramite Dbst, durante il clock successivo il mosfet lato basso si spegne e il mosfet lato alto inizia ad accendersi tramite Vcc tramite lemettitore del buffer NPN. Ciò consente alla tensione di drain di raggiungere la sorgente del mosfet che passa simultaneamente attraverso Cbst tramite il buffer NPN al gate del mosfet. Quando ciò accade, il Vcc memorizzato allinterno di Cbst arriva in serie con la tensione della sorgente del mosfet istantaneo, e insieme eseguono il Vcc + Vin per accendere il mosfet lato alto.
Un breve chiarimento su questo sarà molto apprezzato !
Commenti
- Hai capito! Lunica precisazione che vorrei fare è che lN-FET superiore ' non si preoccupa veramente della tensione assoluta del gate per accendersi o spegnersi. Si occupa solo di Vgs (differenza di tensione tra gate e source). Poiché CBst è collegato direttamente alla sorgente del FET, basti pensare che il VCC memorizzato in CBst viene applicato al Vgs del FET quando lNPN si accende.
- Grazie per la tua risposta, supponiamo che la tensione di drain è 110 V e Vcc = 12V, allora cosa succede? Sicuramente il mosfet non condurrà i 110 V con 12V Vgs da solo!
- Vg sarebbe ~ 122 V (dopo che il FET si è acceso), ma Vgs (Vg-Vs) sarebbe ancora ~ 12V. Il circuito di guida del cancello si trova in cima a Vs. Il circuito del cambio di livello potrebbe diventare un po complicato in questo caso. Ha senso?
- Sì, lo so sarebbe 122 V, ma come avviene, come si mettono in serie 110 e 12, che ' la mia domanda?
- Subito prima che il FET superiore si accenda, Vs sarà in una sorta di transitorio, quindi la tensione superiore del condensatore sarà qualunque sia la tensione transitoria più 12V. Quando lNPN si accende, i 12 V su CBst vengono applicati direttamente a Vgs del FET, che di conseguenza si accende. Subito dopo che il FET superiore si accende, si comporta come un interruttore chiuso, quindi Vs = Vd = Vin = 110V. Poiché CBst si trova sopra Vs, la tensione sul lato positivo di CBst sarà 110V + 12V = 122V. Spero che abbia senso adesso.
Risposta
\ $ V_B \ $ , è la tensione di boost richiesta per gli interruttori half-bridge a doppio canale N. Il lato di uscita alto, (HO) Nch FET necessita di una tensione di gate superiore a Vdd per attivare RdsOn. Genera questa tensione da una pompa di carica utilizzando gli impulsi ad alta frequenza PWM del lato LO. Il tappo CA di Cboot accoppia questo segnale, quindi viene fissato al catodo su Vdd in modo tale che gli impulsi ora superino Vdd. Allinterno dellIC, vengono quindi rettificati da un diodo interno e da una piccola capacità interna per creare impulsi HO + ve.
Gli impulsi di scarica di corrente + ve sono mostrati in blu su Q1 di seguito, mentre -ve gli impulsi di carica vengono abbassati da Q2 a 0V. 
Ulteriori dettagli Rif: https://www.onsemi.com/pub/Collateral/AN-6076.pdf.pdf
- La mia stima di Cb è> 5 volte Ciss di Q1, ma ci sono calcoli più complessi di ideale.
- È anche fondamentale che Q2 abbia un buon diodo clamp a 0V per evitare che gli impulsi -ve sulluscita Vs si caricino, in modo che non abbassi la tensione di boost Vs. Ciò può verificarsi a causa di uneccessiva induttanza in serie effettiva (ESL) del layout da sorgente Q2 a terra.
Commenti
- Grazie per la risposta, tuttavia Volevo la risposta in base al diagramma che ho fornito perché non dipende da alcun driver IC specializzato
- Nota: lo schema è solo una connessione logica e non deve mai sembrare un grande circuito induttivo come mostrato. Le lunghezze del percorso devono essere le più brevi possibile per racchiudere larea più piccola. per motivi EMC.
- Sto cercando di seguire il diagramma ma ancora non riesco a capire come la tensione di drain si somma a Vcc per diventare Vcc + Vd?